Obecnie obowiązujący standard szyny RC80 wywodzący się bezpośrednio z rozszerzonego RC2014.
| Oznaczenie | B | A | Oznaczenie |
| – | 1 | 1 | A15 |
| – | 2 | 2 | A14 |
| – | 3 | 3 | A13 |
| – | 4 | 4 | A12 |
| – | 5 | 5 | A11 |
| – | 6 | 6 | A10 |
| – | 7 | 7 | A9 |
| – | 8 | 8 | A8 |
| A23 | 9 | 9 | A7 |
| A22 | 10 | 10 | A6 |
| A21 | 11 | 11 | A5 |
| A20 | 12 | 12 | A4 |
| A19 | 13 | 13 | A3 |
| A18 | 14 | 14 | A2 |
| A17 | 15 | 15 | A1 |
| A16 | 16 | 16 | A0 |
| GND | 17 | 17 | GND |
| VCC | 18 | 18 | VCC |
| RFSH | 19 | 19 | /M1 |
| /RST2;PAGE | 20 | 20 | /RST |
| CLK2 | 21 | 21 | CLK |
| /BUSACK | 22 | 22 | /INT |
| /HALT | 23 | 23 | /MREQ |
| /BUSRQ | 24 | 24 | /WR |
| /WAIT | 25 | 25 | /RD |
| /NMI | 26 | 26 | /IORQ |
| D8 | 27 | 27 | D0 |
| D9 | 28 | 28 | D1 |
| D10 | 29 | 29 | D2 |
| D11 | 30 | 30 | D3 |
| D12 | 31 | 31 | D4 |
| D13 | 32 | 32 | D5 |
| D14 | 33 | 33 | D6 |
| D15 | 34 | 34 | D7 |
| Tx2 | 35 | 35 | Tx |
| Rx2 | 36 | 36 | Rx |
| USR5; IRQ2 | 37 | 37 | USR1; IRQ1 |
| USR6 | 38 | 38 | USR2; IEI module |
| USR7 | 39 | 39 | USR3; IEO module |
| USR8; IEI backplane | 40 | 40 | USR4; IEO backplane |
Na przedstawionym rysunku blok A zawiera podstawową wersję standardu RC2014, z wyłączeniem dodatkowych znaczeń pinów 38-40. W rozszerzonym RC2014 pojawiło się dziesięć dodatkowych pinów (B17-B26) brakujących sygnałów procesora Z80.
Umownie przyjęto, że sygnał /INT (A22) jest wejściem oraz że istnieje jeden moduł generujący sygnał RESET (A20) dla którego jest on wyjściem. Niestety z tym brakiem usystematyzowania borykają się generalnie wszystkie pasywne szyny dla tego procesora.
Sygnały Tx (A35) i Rx (A36) oraz Tx2 (B35) i Rx2 (B36) służą do wprowadzenia sygnałów transmisji szeregowej od nadajnika (modułu portu szeregowego) do odbiornika na szynie RC2014/80. Umożliwia to korzystanie przez niektóre, specyficzne moduły z transmisji szeregowej bez użycia dodatkowych połączeń przewodami.
Końcowa sekcja zawiera piny do wykorzystania przez użytkownika USR1-8. Steve Cousins w swoich modułach wykorzystuje piny A38-39 do propagacji zilogowskiej kaskady priorytetów przerwań IEI-IEO, co stało się de facto standardem stosowanym przez innych konstruktorów. Pojawia się tu też niekonsekwencja stosowana w popularnych backplane, kolejne sloty nie mają “przeplotu” dla tych sygnałów. Na rysunku możemy zauważyć, że wspomniane sygnały również powielają się na ostatnich pinach A40, B40. Warto zwrócić uwagę na to, że te piny nie są przewidziane do wykorzystania przez moduły RC2014/80, dla których złącze kończy się na pinie 39. Często są one stosowane do połączeń pomiędzy pobliskimi slotami (np. SC112) do połączeń [Slot n] IEO -> [Slot n+1] IEI. Alternatywnie piny 37 są też używane do zgłaszania przerwań przez układy które nie obsługują wektorowych przerwań IM2, do jego realizacji wymagany jest moduł CTC, który pracuje na swoich dwóch kanałach jako kontroler przerwań.
Sygnał CLK (A21) jest zegarem systemowym, zaś CLK2 (B21) przeważnie używany jest dla zegara transmisji szeregowej.
Zalety: Omawiany tu standard RC2014/80 zdobył popularność ze względu na zastosowane w nim tanie i powszechnie dostępne złącza goldpin. Usystematyzowanie sygnałów przez Spencera Owena, umożliwiło społeczności na dalszy rozwój szerokiego wachlarza modułów zgodnych z tym standardem. Posiada ona kilka wad, lecz jest ogólnie przyjęta i jest nadal rozwojowa.
Braki: W omawianej szynie brakuje sygnałów pomocniczych kanałów DMA, niektórzy użytkownicy podnoszą również brak sygnałów I2C i SPI na podobieństwo do istniejących Rx, Tx, oraz napięcia 3v3 stosowanego w obecnych układach (tu jednak trochę odchodzimy od retro).
Wady: Przyjęcie za standard pasywnej backplane, sygnały RST, CLK, stabilizowane zasilanie to powinno się znaleźć w każdym backplane. Kolejna sprawa to kaskada priorytetów przerwań (oraz nieistniejących na szynie sygnałów kanałów DMA) powinna zostać unormowana. Ostatni i chyba najbardziej bolesny problem to przypisanie roli dla każdego modułu obsługi dekodowania adresu chip select, który zajmuje sporą część niewielkiego obszaru PCB, na którym stosowane są jednak duże układy w obudowach DIP. Tu widzę spore pole do popisu dla konstruktorów, przyznam, że mnie również chodzi po głowie pewien pomysł wykorzystania pierwszych sześciu pinów pierwszej sekcji B dla implementacji globalnego na backplane sygnału wyboru slotu i zwrotnej informacji o włożonym module w dany slot za pomocą I2C – takie “RC80 PnP” to brzmi dumnie 😉 Może kiedyś.